TTL 7474 & RST & & RST-KO & & & CLK

D – klopný obvod 7474

D – klopný obvod 7474 [1] Komerčne vyrábaný D – klopný obvod (v TTL technike) nesie označenie 7474. Jeho vnútorná štruktúra je & � 𝑺𝑺 opäť na báze RST – klopného obvodu, je však odstránená nesymetria cesty & & dátového signálu ku (bývalým) vstu� 𝑹𝑹 Q pom S a R RST-KO a naviac - obvod umožňuje činnosť vo dvoch režimoch & & � 𝑸𝑸 CLK synchrónnom a asynchrónnom. Obvod má štyri vstupy: & D – dátový vstup D CLK – hodinový vstup (bývalý T vstup) � , a pre asynchrónny režim vstupy � 𝑺𝑺 a 𝑹𝑹 ktoré pracujú s negatívnou logikou.

D – klopný obvod 7474 [2] Schématická značka obvodu má tvar: Zvláštnosťou obvodu je okamžik na�. stavenia výstupných hodnôt Q a 𝑸𝑸 Obvod ich nastavuje v okamihu nábežnej hrany hodinového signálu CLK , od tejto chvíle – až po nasledujúcu nábežnú hranu hodinového signálu sa stav obvodu nedá zmeniť. V schématickej značke to vyjadruje dovnútra orientovaný trojuholníček pri vstupe CLK.

D

CLK

� 𝑺𝑺 � 𝑹𝑹

D

Q

� 𝑸𝑸

D – klopný obvod 7474 [3] Činnosť obvodu v synchrónnom režime: � sú neaktívne, t.j. 𝑺𝑺 a 𝑹𝑹 Vstupy � � 𝑺𝑺 = 1

� � = 1. 𝑺𝑺 = 𝑹𝑹

Pokiaľ je aj hodinový vstup CLK �=1 𝑹𝑹 neaktívny (CLK = 0), obvod sa dostáva do pamäťového režimu. Rozhodujúcimi signálmi sú nulové CLK=0 hodnoty CLK na vstupoch hradiel  a. Tie samotné zabezpečia, že oba výstupy týchto hradiel sú v stave D

1, čo je podmienka pre pamäťový

režim výstupného RS klopného obvodu.

&

1

� 𝑫𝑫

1

D 1

0

0

� 𝑫𝑫 1

D

&

1

 &

1

1

1

 &

1



1

� 𝑫𝑫

&

Qn=Qn-1 &

� 𝒏𝒏 = 𝑸𝑸 � 𝒏𝒏−𝟏𝟏 𝑸𝑸

D – klopný obvod 7474 [4] Na tom istom obrázku sledujme aj to, ako sa v obvode rozšíri signál D, aj keď ten v tomto okamžiku nemá vplyv na výstupný stav. Na hradle  sú na dvoch vstupoch

� 𝑫𝑫

1

D 1

�=1 𝑹𝑹

pevné hodnoty 1, takže obvod teraz funguje ako invertor, preto na jeho CLK=0 � . Tá sa dostane výstupe je hodnota 𝑫𝑫 na vstupy hradiel  a . Stav hradla D  nemôže ovplyvniť, hradlo  opäť funguje ako invertor a na jeho výstupe

&

1

� 𝑺𝑺 = 1

0

0

� 𝑫𝑫 1

D

&

1

 &

1

1

1

 &

1



1

&

Qn=Qn-1 &

� 𝒏𝒏 = 𝑸𝑸 � 𝒏𝒏−𝟏𝟏 𝑸𝑸

� 𝑫𝑫

je hodnota D. Tá však nemôže na vstupe hradla  ovplyvniť jeho stav.

D – klopný obvod 7474 [5] Znamená to, že po dobu neaktívnej hodnoty hodinového signálu (CLK=0) možno meniť vstupnú hodnotu na dátovom vstupe D bez toho, aby sa ovplyvnil výstupný stav klopného obvodu. V tejto dobe sa spravidla pripraví na vstupe D hodnota pre nasledujúci zápis do klopného obvodu.

D – klopný obvod 7474 [6] Teraz – v časovom okamžiku t0 - vykonajme na vstupe CLK komutáciu zo stavu 0 do stavu 1. 1 & �=1 𝑺𝑺 Pre obvod 7474 je dôležitá nábežná D � 𝑫𝑫 1 hrana hodinového signálu a budeme D 1 & & ju označovať symbolom . V tomto 1 1 �=1 𝑹𝑹 okamžiku sa okrem hodinových Q 1  signálov na vstupoch hradiel  a  1 & & � 𝑸𝑸 1 1 nemohol zmeniť ešte ani jeden daľší CLK= 1 �  𝑫𝑫 signál na vstupoch hradiel ① až ④, 1 & pretože všetky sú odvodené z výstu1 � 𝑫𝑫 D pov – a tie sa v okamihu komutácie  ešte nemohli zmeniť.

n

𝒏𝒏

D – klopný obvod 7474 [7] V okamihu t0 - nábežnou hranou hodinového signálu CLK - sa na vstupy hradiel  a  dostávajú samé jednotkové hodnoty (samozrejme okrem signálov

� ) , takže tieto hradlá opäť funD a 𝑫𝑫

� 𝑫𝑫

� � n = 𝑫𝑫 Qn = D a 𝑸𝑸

1

D 1

�=1 𝑹𝑹

gujú ako invertory a s časovým onesCLK= korením ∆t vygenerujú na svojich

� a D. výstupoch hodnoty 𝑫𝑫 Tieto následne nastavia výstupný RS klopný obvod do stavu

&

1

� 𝑺𝑺 = 1

1

1

� 𝑫𝑫

D

1

&



D 1

� 𝑫𝑫

&

1

D

&



&

1

 1

&

� 𝑫𝑫

Vstupná hodnota D sa preniesla do priameho výstupu obvodu Q .

Qn = D � 𝒏𝒏 = 𝑫𝑫 𝑸𝑸 �

D – klopný obvod 7474 [8] S nastavením hodnôt na výstupoch hradiel  a  sa zároveň v čase t0 + ∆t prepíšu aj niektoré vstupné hodnoty na hradlách ,  a . Treba si všimnúť, že spätnoväzbové signály majú tú istú hodnotu, ako už prítomné signály odvodené od

�=1 𝑺𝑺

�=1 𝑹𝑹

CLK=

&

1

� 𝑫𝑫 � 𝑫𝑫



D 1

&

1

� 𝑫𝑫

1

� 𝑫𝑫

 &



D 1

� 𝑫𝑫

D

1

&

&

vstupu D. D & 1 Pôsobením týchto signálov sa stane � 𝑫𝑫 D  D-klopný obvod necitlivý na ďalšie zmeny na dátovom vstupe D. Dokumentuje to nasledujúca analýza obvodu:

Qn = D � 𝒏𝒏 = 𝑫𝑫 𝑸𝑸 �

D – klopný obvod 7474 [9] Pokúsme sa teda (stále ešte počas aktívneho stavu hodinového vstupu

� 𝑺𝑺 = 1

CLK = 1) zmeniť hodnotu dátového

&

1

� 𝑫𝑫 � 𝑫𝑫

D

 &

vstupu D. 1  � 𝑫𝑫 Musíme rozlíšiť dva možné prípady – & pôvodná hodnota bola D = 0 , resp. CLK= 1 1 �  𝑫𝑫 D=1. D=0 & V prvom prípade robíme komutáciu 1 D: 0  1. Táto zmena však neovplyvní D: 0 ↗ 1  už ani stav hradla , pretože na jednom jeho vstupe je signál D = 0, ktorý � = 1. udrží výstupný stav hradla na pôvodnej hodnote 𝑫𝑫 �=1 𝑹𝑹

1

D 1

� 𝑫𝑫

D

1

� =1 𝑫𝑫

&

&

Qn = D � 𝒏𝒏 = 𝑫𝑫 𝑸𝑸 �

D – klopný obvod 7474 [10] V druhom prípade (vstup D bol pôvodne v stave D = 1) robíme komutáciu D: 1  0. Tá síce zmení stav hradla  (z pôvodnej hodnoty 0 na 1), ale táto zmena neovplyvní stavy hradiel a , pretože na ich vstupoch je

�=1 𝑺𝑺

�=1 𝑹𝑹

CLK= 1

&

1

� 𝑫𝑫 � =0 𝑫𝑫



D 1

&

1



� =0 𝑫𝑫

1

&

D 1

� 𝑫𝑫

D

&

&

1 � = 0 , ktorý �  spätnoväzbový signál 𝑫𝑫 𝑫𝑫 D=1 & zaistí, že výstupné hodnoty týchto 1 dvoch hradiel ostanú na pôvodnej D: 1 ↘ 0 � =0↗1  𝑫𝑫 hodnote D = 1. Záver: stav obvodu sa - po prekopírovaní vstupnej hodnoty D na výstup Qn počas nábežnej hrany hodinového impulzu - už nedá zmeniť ďalšou komutáciou na vstupe D.

Qn = D � 𝒏𝒏 = 𝑫𝑫 𝑸𝑸 �

D – klopný obvod 7474 [11] Graficky možno synchrónny režim znázorniť priebehmi:

CLK D Q Obvod je citlivý iba na nábežnú hranu hodinového signálu CLK, kedy jeho priamy výstup Q preberie hodnotu vstupu D. Od tejto chvíle – až do novej nábežnej hrany hodinového signálu – sa stav obvodu nedá zmeniť.

D – klopný obvod 7474 [12] Asynchrónny režim činnosti D-klopného obvodu 7474: �. 𝑺𝑺 a 𝑹𝑹 V tomto prípade aktívnu úlohu zohrávajú vstupy � � = 0. Nulovanie obvodu � 𝑺𝑺 = 1, 𝑹𝑹 1 & �=1 𝑺𝑺 � nastaví 0 Nulová hodnota signálu 𝑹𝑹 1  1 výstupy obvodov ,  a dolného 1 0 & obvodu výstupného RS-KO na hod1 0 �=0 𝑹𝑹 � 𝒏𝒏 = 1 . Táto jednotka notu 1, takže 𝑸𝑸 1  sa prenesie na vstup horného hradla & RS-KO a tri jednotky na vstupe zabez- CLK 0 1  pečia, že Qn=0. Obvod sa vynuluje. & 0 Dátový vstup D je neaktívny, lebo 1 D �  𝑹𝑹 obvod  je vstupom napevno nastavený na výstupnú hodnotu 1.

&

Qn=0 &

� 𝒏𝒏 = 1 𝑸𝑸

D – klopný obvod 7474 [13] Prípadné zmeny na hodinovom vstupe CLK sa síce prenesú na výstup hradla , ale nemôžu ovplyvniť výstup 1 & � 𝑺𝑺 = 1 0 RS-KO, pretože jeho dolné hradlo je 1 �  ovládané signálom 𝑹𝑹 = 0. 1 �=0 𝑹𝑹

0 0

1

&

1

1



&

CLK

1

D

0

0

 &



1

&

Qn=0

&

� 𝒏𝒏 = 1 𝑸𝑸

D – klopný obvod 7474 [14]

� = 1. 𝑺𝑺 = 0, 𝑹𝑹 Nastavenie obvodu � To, že horné hradlo RS-KO má výstup v stave 1 (Qn=1) je dané priamo signálom � 𝑺𝑺 = 0 na jeho vstupe. Treba ďalej ukázať, že výstup hradla  je v stave 1, aby na dolnom obvode RS-KO boli tri vstupy � 𝒏𝒏 = 0. jednotkové a výstup bol 𝑸𝑸 Pokiaľ je hodinový vstup na úrovni 0, je táto podmienka splnená tým, že hodinový vstup obvodu  je v stave 0.

�=0 𝑺𝑺

�=1 𝑹𝑹

&

0

 1 1

D



&



&

1

 1

0

&

&

CLK=0

1

1

Qn=1 1

1

&

� 𝒏𝒏 = 0 𝑸𝑸

D – klopný obvod 7474 [15] Ak je hodinový vstup vo vysokej úrovni (CLK=1) prichádza k slovu skutočnosť, že signálom � 𝑺𝑺 = 0 sa 0 & � 𝑺𝑺 = 0 1 nastavil aj výstup obvodu  na úro veň 1, preto na vstupe hradla  sú 0 1 & & teraz tri jednotky a jeho výstup je 1 0 �=1 𝑹𝑹 nulový. Táto nula ovláda hradlo , 1  ktoré aj teraz bude produkovať na 0 1 & & 1 1 svojom výstupe potrebnú jednotkovú CLK=1 1  hodnotu. & 1 Obvod sa asynchrónne nastaví. D



Qn=1 � 𝒏𝒏 = 0 𝑸𝑸

Aplikácie s D-KO 7474

Aplikácie s D-KO 7474 [17] Jedným z najjednoduchších príkladov využitia D – klopného obvodu je zapojenie vo funkcii deličky kmitočtu: +𝟓𝟓 𝑽𝑽 Zapojenie spočíva v prepojení invertu� so vstupom 𝑫𝑫 . 𝑫𝑫 júceho výstupu 𝑸𝑸 𝑻𝑻 𝑫𝑫 𝑸𝑸 Na hodinový vstup 𝑪𝑪𝑪𝑪𝑪𝑪 privedieme � 𝑺𝑺 � 𝑸𝑸 pravouhlý periodický signál s periódou 𝑻𝑻𝟎𝟎. � 𝑹𝑹 � sú v neaktívnom stave 1. vstupy � 𝑺𝑺 a 𝑹𝑹 𝟎𝟎

CLK 𝑸𝑸

� = 𝑫𝑫 𝑸𝑸

𝑻𝑻𝟎𝟎

𝑻𝑻𝟏𝟏

𝑪𝑪𝑪𝑪𝑪𝑪

Aplikácie s D-KO 7474 [18] � → 𝑫𝑫 spôsobuje, že pri Prepojenie 𝑸𝑸 každej nábežnej hrane hodinového impulzu CLK je na vstupe 𝑫𝑫 opačný signál ako na výstupe 𝑸𝑸. To spôsobuje, že každou nábežnou hranou CLK obvod zmení svoj stav na výstupe.

CLK 𝑸𝑸

� = 𝑫𝑫 𝑸𝑸

𝑻𝑻𝟎𝟎 𝑻𝑻𝟏𝟏

+𝟓𝟓 𝑽𝑽 𝑻𝑻𝟎𝟎

𝑫𝑫

𝑪𝑪𝑪𝑪𝑪𝑪

� 𝑺𝑺

� 𝑹𝑹

𝑫𝑫

𝑸𝑸 � 𝑸𝑸

Aplikácie s D-KO 7474 [19] +𝟓𝟓 𝑽𝑽 Z grafu je evidentné, že perióda výstupného signálu 𝑸𝑸 (T1) je dvojnásobkom 𝑻𝑻 periódy hodinového signálu CLK (T0), a teda frekvencia (f=1/T) na výstupe je polovičná voči frekvencii hodín (f1=f0/2). 𝟎𝟎

CLK 𝑸𝑸

� = 𝑫𝑫 𝑸𝑸

𝑻𝑻𝟎𝟎 𝑻𝑻𝟏𝟏

𝑫𝑫

𝑪𝑪𝑪𝑪𝑪𝑪

� 𝑺𝑺

� 𝑹𝑹

𝑫𝑫

𝑸𝑸 � 𝑸𝑸

Aplikácie s D-KO 7474 [20] Logickým pokračovaním našich úvah je spojenie viacerých takýchto deličiek kmitočtu do série za sebou: +𝟓𝟓 𝑽𝑽 𝑻𝑻𝟎𝟎

𝑫𝑫

𝑪𝑪𝑪𝑪𝑪𝑪

� 𝑺𝑺

� 𝑹𝑹

𝑫𝑫

𝑸𝑸 � 𝑸𝑸 𝑸𝑸𝟎𝟎

𝑫𝑫

𝑪𝑪𝑪𝑪𝑪𝑪

� 𝑺𝑺

� 𝑹𝑹

𝑫𝑫 𝑸𝑸 � 𝑸𝑸 𝑸𝑸𝟏𝟏

𝑫𝑫

𝑪𝑪𝑪𝑪𝑪𝑪

� 𝑺𝑺

� 𝑹𝑹

𝑫𝑫 𝑸𝑸

𝑫𝑫

𝑪𝑪𝑪𝑪𝑪𝑪

� 𝑺𝑺

� 𝑸𝑸

� 𝑹𝑹 𝑸𝑸𝟐𝟐

𝑫𝑫

𝑸𝑸 � 𝑸𝑸

𝑸𝑸𝟑𝟑

Kým prvý z obvodov je riadený nábežnou hranou hodinového impulzu CLK, každý nasledujúci obvod využíva ako zdroj hodinového signálu invertovaný výstup predchádzajúceho obvodu. Výsledné priebehy zobrazuje grafická schéma:

Aplikácie s D-KO 7474 [21] Štvorbitová delička kmitočtu: CLK 𝑸𝑸𝟎𝟎

� 𝟎𝟎 𝑸𝑸

𝑸𝑸𝟏𝟏

� 𝟏𝟏 𝑸𝑸

𝑸𝑸𝟐𝟐

� 𝟐𝟐 𝑸𝑸

𝑸𝑸𝟑𝟑

� 𝟑𝟑 𝑸𝑸

𝑻𝑻𝟎𝟎 𝑻𝑻𝟏𝟏 𝑻𝑻𝟐𝟐 𝑻𝑻𝟑𝟑 𝟏𝟏 𝑻𝑻 𝟐𝟐 𝟒𝟒

Aplikácie s D-KO 7474 [22] Na výstupoch Q0, Q1, Q2 a Q3 dostávame postupne pravouhlé signály s kmitočtami: f0 /2, f0 /4, f0 /8 a f0 /16 (f0=1/T0 je kmitočet privádzaného hodinového signálu CLK). Existuje aj druhá (a pravdepodobne dôležitejšia) interpretácia výsledku práve vyšetrovaného zapojenia štvorice D - klopných obvodov. V grafickom zobrazení priebehov signálov na jednotlivých výstupoch Q0, Q1, Q2 a Q3 pripíšme booleovské hodnoty {0, 1} jednotlivých stavov po každom hodinovom impulze (CLK):

Aplikácie s D-KO 7474 [23] Stavy výstupov Q0, Q1, Q2 a Q3 : CLK 𝑸𝑸𝟎𝟎 0 1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

𝑸𝑸𝟏𝟏

0 0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

𝑸𝑸𝟐𝟐 0 0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

0

𝑸𝑸𝟑𝟑

0

0

0

0

0

0

1

1

1

1

1

1

1

1

0

� 𝟎𝟎 𝑸𝑸

� 𝟏𝟏 𝑸𝑸

� 𝟐𝟐 𝑸𝑸

� 𝟑𝟑 𝑸𝑸

0 0

Aplikácie s D-KO 7474 [24] Teraz stačí vypísať získané výsledky v tabuľke, aby sme mohli konštatovať, že náš obvod predstavuje "počítadlo" – samozrejme v dvojkovej sústave – cyklicky od nuly po pätnásť. Nazývame ho 4-bitový binárny dopredný čítač. Vlastnosť "dopredný" vyjadruje skutočnosť, že obvod počíta v prirodzenom poradí 0, 1, 2, … 15. Malou úpravou (hodinové vstupy odvodené od priamych výstupov Q) sa čítač zmení na reverzný (15, 14, 13, … 3, 2, 1, 0).

Q3

Q2

Q1

Q0

[10]

0

0

0

0

0

0

0

0

1

1

0

0

1

0

2

0

0

1

1

3

0

1

0

0

4

0

1

0

1

5

0

1

1

0

6

0

1

1

1

7

1

0

0

0

8

1

0

0

1

9

1

0

1

0

10

1

0

1

1

11

1

1

0

0

12

1

1

0

1

13

1

1

1

0

14

1

1

1

1

15

0

0

0

0

0

Aplikácie s D-KO 7474 [25] Samozrejme, že vo funkcii čítača už netrváme na tom, aby na hodinový vstup prichádzal periodický signál. Tento signál môže byť napr. odvodený od svetelnej rampy na vstupe na štadión a počítať počet divákov, ktorí sa prišli pozrieť na futbalový zápas. Rozsah počítania je daný počtom použin 2n 4 16 tých klopných obvodov a rastie mocni5 32 nami 2n. 6

64

…

…

10

1 024

…

…

16

65 536

…

…

20

1 048 576

…

…

30

1 073 741 824

Aplikácie s D-KO 7474 [26] Skrátenie cyklu počítania binárneho čítača. Problematika prevodu medzi desiatkovou a dvojkovou číselnou sústavou sa podpísala aj na oblasť čítačov. S troma D-KO vieme počítať v rozsahu 0, 1, … 7; so štyrmi v rozsahu 0, 1, … 15. Návrh čítača v rozsahu 0, 1, … 10 vychádza zo štvorbitového čítača s "násilným " vynulovaním pri prechode medzi stavmi 1001 → 1010 (dekadické hodnoty 9 →10). � od asynchrónneho nastavenia � 𝑺𝑺 ; • oddelí sa asynchrónne nulovanie 𝑹𝑹 • z priamych a invertujúcich výstupov D-KO sa vytvorí minterm zodpovedajúci dekadickej hodnote 10 � 𝟐𝟐 . 𝑸𝑸𝟏𝟏 . 𝑸𝑸 � 𝟎𝟎 . 1010 = 10102 ⇒ 𝑸𝑸𝟑𝟑 . 𝑸𝑸 • príslušné výstupné hodnoty – ako vstupy 4-bitového hradla NAND – � vygenerujú - potom ako čítač prejde do stavu 10 - na vstupe 𝑹𝑹 nulový signál, ktorým sa celý čítač dostane do stavu 0000.

Aplikácie s D-KO 7474 [27] Skrátenie cyklu čítania: +𝟓𝟓 𝑽𝑽 𝑻𝑻𝟎𝟎

𝑫𝑫

𝑪𝑪𝑪𝑪𝑪𝑪

� 𝑺𝑺

� 𝑹𝑹

𝑫𝑫

𝑸𝑸 � 𝑸𝑸

𝑫𝑫

𝑪𝑪𝑪𝑪𝑪𝑪

� 𝑺𝑺

� 𝑹𝑹

𝑫𝑫 𝑸𝑸 � 𝑸𝑸

𝑫𝑫

𝑪𝑪𝑪𝑪𝑪𝑪

� 𝑺𝑺

� 𝑹𝑹

𝑫𝑫

𝑫𝑫

𝑸𝑸

𝑪𝑪𝑪𝑪𝑪𝑪

� 𝑺𝑺

� 𝑸𝑸

� 𝑹𝑹 𝑸𝑸𝟑𝟑 � 𝟐𝟐 𝑸𝑸 𝑸𝑸𝟏𝟏 � 𝟎𝟎 𝑸𝑸

� 𝟐𝟐 . 𝑸𝑸𝟏𝟏 . 𝑸𝑸 � 𝟎𝟎 . 1010 = 10102 ⇒ 𝑸𝑸𝟑𝟑 . 𝑸𝑸

𝑫𝑫

𝑸𝑸 � 𝑸𝑸

&

Aplikácie s D-KO 7474 [28] Na grafe výstupných hodnôt vidieť, že táto metóda skrátenia cyklu čítania binárneho čítača prináša nový problém – hradlo NAND, ktoré � vyhodgeneruje nulovací signál 𝑹𝑹 nocuje výstupy D-KO a pri detekcii CLK 𝟗𝟗 𝟏𝟏𝟎𝟎 dekadickej hodnoty 10 nuluje ob𝑸𝑸𝟎𝟎 𝟏𝟏 𝟎𝟎 vod. To ale znamená, že v čítači sa � 𝟎𝟎 𝑸𝑸 𝟏𝟏 hodnota 10 najprv musí vygenero𝑸𝑸𝟏𝟏 𝟎𝟎 𝟎𝟎 vať, aby sa následne celý obvod � 𝟏𝟏 𝑸𝑸 vynuloval. Znamená to konkrétne, 𝑸𝑸𝟐𝟐 𝟎𝟎 𝟎𝟎 že na výstupe Q1 sa vygeneruje � 𝟐𝟐 𝑸𝑸 (síce krátky) kladný impulz. Tento 𝟏𝟏 𝟎𝟎 𝟏𝟏 nedostatok sa dá odstrániť opozde- 𝑸𝑸𝟑𝟑 � ným uvoľnením výstupných hodnôt. 𝑸𝑸𝟑𝟑